IO_WIDTH : 1 : U : En :  : 1 : 16
direction : Input : U : En : Input;;Output :  : 
data_rate : DDR : U : En : Bypass;;DDR;;DDRX2;;DDRX2L;;SDR :  : 
external_clk : 1 : U : En :  :  : 
internal_clk : 0 : U : En :  :  : 
dly_type : None : U : En : None;;Variable :  : 
INPUT : 1 : G : En :  :  : 
OUTPUT : 0 : G : En :  :  : 
INTERNAL_CLOCK : 0 : G : En :  :  : 
EXTERNAL_CLOCK : 1 : G : En :  :  : 
IDELAY : 0 : G : En :  :  : 
BYPASS : 0 : G : En :  :  : 
DDR : 1 : G : En :  :  : 
DDRX2 : 0 : G : En :  :  : 
DDRX2L : 0 : G : En :  :  : 
SDR : 0 : G : En :  :  : 
CLOCK_FORWARD : 0 : G : En :  :  : 
clk_forwarding : 0 : U : Dis :  :  : 
CLKDIVOUT : 0 : U : En :  :  : 
indly_en : 1 : G : En :  :  : 
DEVICE_WIDTH : 2 : G : En :  :  : 
dly_in : 0 : G : En :  :  : 
fwd_out : 0 : G : En :  :  : 
