
FX2_CDC_Loopback_2025_07_25
2025/07/25 周五11:45:15 
1.支持短包收发

FX2_CDC_Loopback_2025_07_24
2025/07/24 周四17:28:24 
1.SPI部分已经加入，支持端点0上/下单次64字节传输，读写的寄存器在FPGA中设定
2.加入数码管显示CDC的7字节配置参数，使用SW7切换显示高/低4字节16进制数


FX2_CDC_SF_Loopback_2025_07_21
2025/07/21 周一15:27:34 
1.配置FPGA使用SPI接口回复端点0数据
2.修改FIFO位宽为8，深度为1024
3.修改策略，FPGA的FIFO满时不再从68013读取数据，转为发送数据
4.给SF回环加上读写延迟，延迟时间使用vio调整，默认2400个48M时钟，即50us
