<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>芯路恒电子技术论坛 - 裸机编程相关问题</title>
    <link>https://fpga.cn/forum.php?mod=forumdisplay&amp;fid=109</link>
    <description>Latest 20 threads of 裸机编程相关问题</description>
    <copyright>Copyright(C) 芯路恒电子技术论坛</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Mon, 25 May 2026 12:14:24 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>https://fpga.cn/static/image/common/logo_88_31.gif</url>
      <title>芯路恒电子技术论坛</title>
      <link>https://fpga.cn/</link>
    </image>
    <item>
      <title>【Zynq】【Lwip】解决频繁打印link up/down、绿灯不亮、自协商结束后插入网线无反应的问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30307</link>
      <description><![CDATA[在进行软件修复前，需首先确认开发板搭载的 PHY 芯片型号。辨别方式如下：

硬件观察： 查看开发板上网口附近的芯片丝印，查找 RTL8211F 或 YT8531H 字样。

原理图确认： 查阅对应版本的硬件原理图，核对网络部分的芯片型号。

注意： 不同型号的芯片寄存器定义不同， ...]]></description>
      <category>裸机编程相关问题</category>
      <author>hackersheng</author>
      <pubDate>Tue, 10 Mar 2026 03:03:05 +0000</pubDate>
    </item>
    <item>
      <title>vitis 2020.2调试时有两个CPU在运行</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30265</link>
      <description><![CDATA[我调试时只选了一个CPU，不知道第二个怎么会运行的？ 下的断点会多次运行，不知道如何解决？ 我看小梅哥B站视频里只有一个CPU在运行，另一个是suspended状态]]></description>
      <category>裸机编程相关问题</category>
      <author>simba</author>
      <pubDate>Tue, 06 Jan 2026 12:39:49 +0000</pubDate>
    </item>
    <item>
      <title>在单片机编程时如何避免变量因中断而被改变</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30014</link>
      <description><![CDATA[引言   在嵌入式开发中，你是否遇到过这样的场景？某个全局变量的值突然不一样了‌，明明中断服务程序已经修改了它，但主程序始终读取到旧值；更令人头疼的是，这些问题往往难以复现，调试时仿佛在“抓鬼”。究其根源，编译器优化，是这类问题的罪魁祸首。编译器为了提 ...]]></description>
      <category>裸机编程相关问题</category>
      <author>旺旺雪饼</author>
      <pubDate>Tue, 25 Mar 2025 00:49:15 +0000</pubDate>
    </item>
    <item>
      <title>【工具】分享一款图片取模工具</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29960</link>
      <description><![CDATA[近期需要使用1080p图像测试lcd显示功能，奈何以前用的取模软件太老旧，支持不了这么大的分辨率（是的，img2lcd，说的就是你）

于是在网上找到一个开源的图片取模工具，名为LCD Image Converter

项目官网：https://lcd-image-converter.riuson.com
GitHub 地址：https: ...]]></description>
      <category>裸机编程相关问题</category>
      <author>手撕原子弹</author>
      <pubDate>Tue, 11 Mar 2025 06:55:29 +0000</pubDate>
    </item>
    <item>
      <title>【以太网】如何修改以太网状态灯</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29872</link>
      <description><![CDATA[[md]在以太网使用过程中，即使网络通信正常，状态指示灯可能会出现显示异常的情况。本文将以ACZ702开发板为例，详细介绍如何通过配置RTL8211F-CG PHY芯片的寄存器来规范化网络状态指示灯的显示。

需要说明的是，对于所有使用RTL8211F-CG以太网PHY芯片的开发板，本文介 ...]]></description>
      <category>裸机编程相关问题</category>
      <author>hackersheng</author>
      <pubDate>Wed, 15 Jan 2025 07:59:31 +0000</pubDate>
    </item>
    <item>
      <title>【Lwip】【vivado2018.3】LwIP 2.0.2库移植及PHY驱动适配优化</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29799</link>
      <description><![CDATA[开发环境：

vivado 2018.3
lwip-2.0.2 源码
ACZ702 v2.0开发板

本文主要介绍如何下载LwIP网络协议栈并将其移植到项目中。在使用Xilinx平台时，开发者可能会遇到PHY芯片适配问题，因为Xilinx官方提供的PHY驱动可能与实际使用的芯片不兼容。虽然可以在BSP文件夹中修改PH ...]]></description>
      <category>裸机编程相关问题</category>
      <author>hackersheng</author>
      <pubDate>Mon, 28 Oct 2024 06:57:36 +0000</pubDate>
    </item>
    <item>
      <title>socfpga 镜像文件是如何制作的？</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29760</link>
      <description><![CDATA[想知道 altera socfpga 镜像文件是如何制作的？]]></description>
      <category>裸机编程相关问题</category>
      <author>永进LYJ</author>
      <pubDate>Mon, 23 Sep 2024 07:29:21 +0000</pubDate>
    </item>
    <item>
      <title>BX71开发板按键控制LED灯实验求助</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29629</link>
      <description><![CDATA[我使用的是BX71开发板，芯片是ZYNQ7010，在跑官方按键控制LED灯实验例程时，里边GPIO编号不对，我已经改完了，但还是只能通过PS侧的按键控制PL侧的LED灯，而不能通过PL侧的按键控制PS侧的LED灯，检查了好多边管脚问题也没发现问题，是MIO管脚和EMIO管脚的初始化函数有区 ...]]></description>
      <category>裸机编程相关问题</category>
      <author>zzkl</author>
      <pubDate>Fri, 08 Mar 2024 13:24:50 +0000</pubDate>
    </item>
    <item>
      <title>SDK报错“undefined reference to `f_close\'”</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29252</link>
      <description><![CDATA[【问题描述】
笔者在从7020移植一个带SD卡写功能的确认没有问题的工程到7010开发板上时，SDK中报错提示“undefined reference to `f_close\'”、“undefined reference to `f_mount\'”、“undefined reference to `f_open\'”、“undefined reference to `f_write\'”
但是 ...]]></description>
      <category>裸机编程相关问题</category>
      <author>tb一下</author>
      <pubDate>Fri, 17 Mar 2023 03:25:00 +0000</pubDate>
    </item>
    <item>
      <title>ZYNQ裸机例程相关应用库</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29208</link>
      <description><![CDATA[以下是ACZ702开发板逻辑部分相关应用库，这些库仅提供一些设计思路，从开发角度考虑，建议用户自己尝试编写。这些库在设计时， 仅用于适配 ACZ702相关例程，因此不建议用户直接使用我们的库进行开发。
 ...]]></description>
      <category>裸机编程相关问题</category>
      <author>tb一下</author>
      <pubDate>Wed, 02 Nov 2022 09:16:34 +0000</pubDate>
    </item>
    <item>
      <title>SDK烧录报错：“Error while launching program:Could not find ARM device on the board for connection &quot;Local&quot;”</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29173</link>
      <description><![CDATA[问题描述
在将SDK中的烧录文件时，软件弹出报错“Error while launching program:Could not find ARM device on the board for connection \&quot;Local\&quot;”


问题原因及解决办法
1.硬件逻辑系统设计时，DDR型号选择错误或未选择这种情况是最常见的一种错误，由于内存错误，程 ...]]></description>
      <category>裸机编程相关问题</category>
      <author>tb一下</author>
      <pubDate>Mon, 19 Sep 2022 06:35:58 +0000</pubDate>
    </item>
    <item>
      <title>【Zynq】【Lwip】解决使用官方lwip模板时自动协商失败的问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29166</link>
      <description><![CDATA[问题
近期有小伙伴在使用ACZ702开发板尝试官方的lwip模板做实验时，出现自动协商失败或者Phy设置失败的问题

这个问题可以在bsp中关闭自动协商解决，但治标不治本，因此这里教大家如何一劳永逸的解决这个问题。
备注：使用lwip echo server模板时，关闭自动协商会出现Li ...]]></description>
      <category>裸机编程相关问题</category>
      <author>手撕原子弹</author>
      <pubDate>Thu, 08 Sep 2022 10:11:34 +0000</pubDate>
    </item>
    <item>
      <title>关于ZYNQ MP系列的私有定时器问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29118</link>
      <description><![CDATA[[md]我在学习文档中的定时器时，私有定时器是归SCU的，也就是包括 include \&quot;xscutimer.h\&quot;就行了，而在我MP配置中却找不到头文件，请问，是没有私有定时器来使用了么，只能TTC来实现定时了？

另，听说 AXI TIMER 很不好用? 有没有测试过的？
[/md] ...]]></description>
      <category>裸机编程相关问题</category>
      <author>CJC</author>
      <pubDate>Tue, 30 Aug 2022 14:07:44 +0000</pubDate>
    </item>
    <item>
      <title>【Zynq】【XADC】Zynq使用XADC测量外部电压</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29116</link>
      <description><![CDATA[[md]### 简介

Zynq内部自带的XADC硬核，可用于测量和监控内部重要节点的电压和芯片温度等，并且还带有外部引脚可测量外部电压，其分辨率为12bit，单端测量范围为0~1V

### 工程配置

（1）添加PS端IP核，使用常规配置，并添加串口外设

（2）添加XADC IP核，其它保持默 ...]]></description>
      <category>裸机编程相关问题</category>
      <author>手撕原子弹</author>
      <pubDate>Mon, 29 Aug 2022 08:10:10 +0000</pubDate>
    </item>
    <item>
      <title>在用AXI_UARTlite时，遇见串口发送不完整的问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29113</link>
      <description><![CDATA[[md]![QQ图片20220828203445.png](data/attachment/forum/202208/28/204306vt9trocyi9o959c3.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/300 \&quot;QQ图片20220828203445.png\&quot;)
[/md]]]></description>
      <category>裸机编程相关问题</category>
      <author>CJC</author>
      <pubDate>Sun, 28 Aug 2022 12:43:08 +0000</pubDate>
    </item>
    <item>
      <title>SDK报错：The folder &quot;xxxx\\.metadata&quot; is read-only</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29102</link>
      <description><![CDATA[【问题描述】
在进行嵌入式设计时，进行Launch SDK步骤，SDK启动失败，并弹出了The folder \&quot;xxxx\\.metadata\&quot; is read-only的报错提醒



【问题产生原因】
检查后发现是因为工程名称中存在着空格



【解决方法】
点击File/project/Save As...将工程另存为，并为工程重 ...]]></description>
      <category>裸机编程相关问题</category>
      <author>tb一下</author>
      <pubDate>Thu, 11 Aug 2022 05:39:16 +0000</pubDate>
    </item>
    <item>
      <title>No rule to make target \'xxxx.o\', needed by \'yyyy.elf\'.  Stop.</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29087</link>
      <description><![CDATA[问题现象

如题，报错内容为：make: *** No rule to make target \'xxxx.o\', needed by \'yyyy.elf\'.  Stop.


解决方案

如下图所示]]></description>
      <category>裸机编程相关问题</category>
      <author>admin</author>
      <pubDate>Wed, 20 Jul 2022 12:30:35 +0000</pubDate>
    </item>
    <item>
      <title>【Zynq】SDK窗口复位</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=28694</link>
      <description><![CDATA[[md]&gt;  本帖最后由 tb一下 于 2022-1-20 18:53 编辑 


# 问题描述1

用户在使用SDK软件时，偶尔会出现关闭某些窗口后无法打开的情况，此时即使关闭软件后重新打开也无法恢复

# 解决办法

点击软件上方的Windows-&gt;Perspective-&gt;Reset Perspective...，该步骤会恢复默认 ...]]></description>
      <category>裸机编程相关问题</category>
      <author>tb一下</author>
      <pubDate>Thu, 20 Jan 2022 10:22:22 +0000</pubDate>
    </item>
    <item>
      <title>【持续更新】Xilinx Zynq 嵌入式裸机开发常用文件和函数说明</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=28689</link>
      <description><![CDATA[[md]## 基本地址/IO读写

***所在头文件：#include \&quot;xil_io.h\&quot;***

- 64位写函数：Xil_Out64(addr, wdata);
  64位读函数：rdata = Xil_In64(addr);
  32位写函数：Xil_Out32(addr, wdata);
  32位读函数：rdata = Xil_In32(addr);
  16位写函数：Xil_Out16(addr, wdata ...]]></description>
      <category>裸机编程相关问题</category>
      <author>admin</author>
      <pubDate>Thu, 13 Jan 2022 03:23:52 +0000</pubDate>
    </item>
    <item>
      <title>【Zynq】关闭SDK后弹窗：Problems occurred while trying to save the ...</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=28678</link>
      <description><![CDATA[[md]&gt;  本帖最后由 tb一下 于 2022-1-6 14:50 编辑 


# 问题描述

最近打开以前创建的完整工程查看，关闭SDK时出现了以下弹窗，即使重新打开工程再关闭也会出现

!(data/attachment/forum/202201/06/142433n3n3szzgymga5y3y.png?imageMogr2/auto-orient/strip%7CimageV ...]]></description>
      <category>裸机编程相关问题</category>
      <author>tb一下</author>
      <pubDate>Thu, 06 Jan 2022 06:51:00 +0000</pubDate>
    </item>
  </channel>
</rss>