<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>芯路恒电子技术论坛 - AC620 教学开发板</title>
    <link>https://fpga.cn/forum.php?mod=forumdisplay&amp;fid=124</link>
    <description>Latest 20 threads of AC620 教学开发板</description>
    <copyright>Copyright(C) 芯路恒电子技术论坛</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sun, 12 Apr 2026 01:44:52 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>https://fpga.cn/static/image/common/logo_88_31.gif</url>
      <title>芯路恒电子技术论坛</title>
      <link>https://fpga.cn/</link>
    </image>
    <item>
      <title>32_Sdram_Control SDRAM   sdr sdram_model 模块 怎么使用</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30163</link>
      <description><![CDATA[AC620 开发板code 中 32_Sdram_Control 仿真时，sdram_init_tb 用到了 sdr sdram_model 模块，见下图： 


将sdram_init_tb 删除，重新copy  一份一模一样的 sdram_init_tb  文件，仿真时报错 :


将 sdr sdram_model 模块 屏蔽，


仿真则能通过。

请教各位 sdr sdram ...]]></description>
      <category>AC620 教学开发板</category>
      <author>牛M牛</author>
      <pubDate>Mon, 01 Sep 2025 13:14:25 +0000</pubDate>
    </item>
    <item>
      <title>【Modelsim常见问题】 Error (suppressible): (vlog-2902)</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30162</link>
      <description><![CDATA[问题现象：           在使用Modelsim10.1c及以上版本仿真DDR IP时，会出现如下图的错误。
                        


问题原因：
      Xilinx官方给出的解释如下：
Release 10.1b introduced a new error, number 2902. By default in the 10.1x series of releases  ...]]></description>
      <category>AC620 教学开发板</category>
      <author>ruoyuguize</author>
      <pubDate>Tue, 26 Aug 2025 09:40:16 +0000</pubDate>
    </item>
    <item>
      <title>EDA-V1 扩展板5管脚图</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30136</link>
      <description><![CDATA[]]></description>
      <category>AC620 教学开发板</category>
      <author>YNA</author>
      <pubDate>Mon, 14 Jul 2025 11:54:13 +0000</pubDate>
    </item>
    <item>
      <title>AC620数码管实验引脚配置</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30119</link>
      <description><![CDATA[请教一个问题，硬件AC620，软件Quartus prime 18.1，在做ISSP调试数码管实验时，引脚配置比小梅哥教程多出以下四个，会是什么原因呢？]]></description>
      <category>AC620 教学开发板</category>
      <author>q502593045</author>
      <pubDate>Tue, 17 Jun 2025 15:45:15 +0000</pubDate>
    </item>
    <item>
      <title>LPM_COUNTER为什么计数到14就COUT输出1了？</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30116</link>
      <description><![CDATA[请教一个问题，在做counter_ip实验时，设置modulus为15，


不知为什么功能仿真计数到14，cout就输出1了。]]></description>
      <category>AC620 教学开发板</category>
      <author>q502593045</author>
      <pubDate>Sun, 15 Jun 2025 13:13:07 +0000</pubDate>
    </item>
    <item>
      <title>基于AC620的AD7606C的串口数据采集FIFO存储系统(软件模式）</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30059</link>
      <description><![CDATA[实验说明
通过串口下发指令，FPGA将收到的的数据转化成控制命令对 AD7606C的采样频率、数据采样个数以及采样通道进行合理配置， 采集完成后的数据经FIFO缓存后，通过串口传输到电脑。用户可以在电脑上通过串口调试工具进行指令的下发以及对采样到的数据进行查看，可将输 ...]]></description>
      <category>AC620 教学开发板</category>
      <author>故梦</author>
      <pubDate>Tue, 22 Apr 2025 09:36:31 +0000</pubDate>
    </item>
    <item>
      <title>基于AC620开发板的AD7606C的8通道串口数据采集FIFO存储系统</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30058</link>
      <description><![CDATA[实验说明
     本案基于AC620开发板，结合ADI公司的16位8通道ADC芯片AD7606C，并利用开发板上串口， 实现了对 AD7606 C型 8 通道 16 位 ADC 的数据转换控制并输出。 通过 串口下发 的数据并转化成控制命令对 AD7606C的采样频率、数据采样个数以及采样通道进行合理配置， ...]]></description>
      <category>AC620 教学开发板</category>
      <author>故梦</author>
      <pubDate>Tue, 22 Apr 2025 09:29:50 +0000</pubDate>
    </item>
    <item>
      <title>【AC620】基于ES8388音频回环实验</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30042</link>
      <description><![CDATA[实验说明
     本实验通过手机或电脑等设备输出模拟音频信号给ES8388，信号经过内部ADC的采集处理后转变为数字音频信号，并以I2S格式的数字音频接口输出给I2S接收模块，然后经由I2S输出模块将接收到的音频数据转换成I2S格式从数据接口重新传输给ES8388模块，此时的数据 ...]]></description>
      <category>AC620 教学开发板</category>
      <author>故梦</author>
      <pubDate>Fri, 18 Apr 2025 08:10:42 +0000</pubDate>
    </item>
    <item>
      <title>μGUI移植</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30033</link>
      <description><![CDATA[现在有需要去利用AC620结合NIOS II移值μGUI，谁有相关经验？]]></description>
      <category>AC620 教学开发板</category>
      <author>corecourse</author>
      <pubDate>Mon, 14 Apr 2025 09:49:18 +0000</pubDate>
    </item>
    <item>
      <title>学习板的SPI通信求助</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29942</link>
      <description><![CDATA[各位大佬，我在查过板子硬件原理图后发现通信协议设置了有IIC，UART，RS232这三种，但是我这块板子的UART接口坏掉了。
现在想移植一个AS5047P磁编码器的代码，需要用SPI进行通信，但是并没有找到这块板子有SPI通信的接口，但是在原理图上发现通用显示扩展接口部分有SPI ...]]></description>
      <category>AC620 教学开发板</category>
      <author>xbhc123</author>
      <pubDate>Fri, 28 Feb 2025 02:33:15 +0000</pubDate>
    </item>
    <item>
      <title>PLL个数问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29866</link>
      <description><![CDATA[期间手册上写明PLL仅有两个，但是征战指南上说有四个，即便真的有四个，Quartus中的器件库中只有两个PLL，这个如何处理呢？]]></description>
      <category>AC620 教学开发板</category>
      <author>corecourse</author>
      <pubDate>Sat, 28 Dec 2024 11:53:37 +0000</pubDate>
    </item>
    <item>
      <title>小梅哥的OV5640+以太网传输的源码在哪呢？</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29857</link>
      <description><![CDATA[求AC620以太网+OV5640传输视频的源码，找不到啊]]></description>
      <category>AC620 教学开发板</category>
      <author>sora</author>
      <pubDate>Tue, 17 Dec 2024 13:55:09 +0000</pubDate>
    </item>
    <item>
      <title>FPGA 数据变量使用问题？</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29844</link>
      <description><![CDATA[input [31:0]disp_data;

reg [3:0]data_tmp;//数据缓存

reg [7:0]sel_r;


    always@(*)
        case(sel_r)
            8\'b0000_0001:data_tmp = disp_data[3:0];
            8\'b0000_0010:data_tmp = disp_data[7:4];
            8\'b0000_0100:data_tmp]]></description>
      <category>AC620 教学开发板</category>
      <author>lipeng</author>
      <pubDate>Mon, 09 Dec 2024 12:21:09 +0000</pubDate>
    </item>
    <item>
      <title>fpga求助帖</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29749</link>
      <description><![CDATA[求助大佬，我用AD/DA模块进行异常检测，DA发出正弦波每一秒有个周期的异常信号，AD进行采集有异常信号的话标志位拉高，现在实现了功能，但是遇到一个问题，正常情况应该是这样的：
；但是当我多烧录几次或者多按几次复位按键的话就会有很多毛刺就是这样

，不知道为啥， ...]]></description>
      <category>AC620 教学开发板</category>
      <author>gy66</author>
      <pubDate>Fri, 06 Sep 2024 07:09:16 +0000</pubDate>
    </item>
    <item>
      <title>wm8960音频模块的寄存器如何配置？</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29723</link>
      <description><![CDATA[新版的AC620板子，配备的音频模块是wm8960，寄存器数量55个，和老板子上的WM8731不一样（寄存器11个），求WM8960寄存器配置例程。]]></description>
      <category>AC620 教学开发板</category>
      <author>chen2711</author>
      <pubDate>Sun, 28 Jul 2024 13:25:55 +0000</pubDate>
    </item>
    <item>
      <title>EDA V1扩展版的资料在哪里啊</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29688</link>
      <description><![CDATA[EDAV1扩展版的引脚信息找不到啊，只有EDAV3，这两个一样嘛]]></description>
      <category>AC620 教学开发板</category>
      <author>hyw071</author>
      <pubDate>Mon, 17 Jun 2024 11:39:46 +0000</pubDate>
    </item>
    <item>
      <title>testbench文件没有达到理想仿真效果，希望大佬指点一下。</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29647</link>
      <description><![CDATA[学习的小梅哥2019期FPGA培训班课程实录中关于ADC的部分。
写了一个testbench想测试一下ADC模块的功能。
ADC的时序为：

但是发现testbench中关于task部分好像没有工作。

modelsim的仿真波形如下：

然后我将task中的代码拆开来，发现可以顺利执行，但是我不知道这两者 ...]]></description>
      <category>AC620 教学开发板</category>
      <author>岂暮</author>
      <pubDate>Sat, 23 Mar 2024 06:10:36 +0000</pubDate>
    </item>
    <item>
      <title>【AC620】基于AC620的ACM9238数据采集串口发送实验</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29644</link>
      <description><![CDATA[实验说明

1、实验通过数据采集模块实现模数转换，传递给开发板。在这里，我们采用ACM9238双通道数据采集模块作为数据采集卡进行数据采集。
2、使用相关的串口通信软件，通过串口发码指令，可以设定需要采集的字节数，选择采集通道号，设置采样速率，启动采集。
3、使用 ...]]></description>
      <category>AC620 教学开发板</category>
      <author>故梦</author>
      <pubDate>Tue, 19 Mar 2024 05:40:51 +0000</pubDate>
    </item>
    <item>
      <title>AC620开发板流水灯反着来</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29599</link>
      <description><![CDATA[试着用AC620自带的LED灯搞流水灯，已经把unused pins改为As input tri-stated，重新编译并下载，但是流水灯还是反着来，即不亮的亮，该亮的不亮，代码啥也都跟视频中一致，有没有大佬也遇到这种情况，是什么原因啊？

 ...]]></description>
      <category>AC620 教学开发板</category>
      <author>FPGA有些难</author>
      <pubDate>Sun, 25 Feb 2024 01:40:53 +0000</pubDate>
    </item>
    <item>
      <title>【AC620】ACM7606 数据采集FIFO存储千兆以太网数据发送实验</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29521</link>
      <description><![CDATA[本案例基于 AC620开发板，结合 ADI 公司的 16 位 8 通道并行采样 ADC 芯片， 并利用开发板上一片 Realtek 的 RTL8211 以太网收发器， 实现了对 AD7606 型 8 通道 16 位 ADC 的数据转换控制并输出。 通过 RTL8211 提供的RGMII 接口接收网口下发 的数据并转化成控制命令对 ...]]></description>
      <category>AC620 教学开发板</category>
      <author>故梦</author>
      <pubDate>Wed, 06 Dec 2023 09:22:03 +0000</pubDate>
    </item>
  </channel>
</rss>