<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>芯路恒电子技术论坛 - ACZ702开发板</title>
    <link>https://fpga.cn/forum.php?mod=forumdisplay&amp;fid=129</link>
    <description>Latest 20 threads of ACZ702开发板</description>
    <copyright>Copyright(C) 芯路恒电子技术论坛</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sun, 12 Apr 2026 08:15:09 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>https://fpga.cn/static/image/common/logo_88_31.gif</url>
      <title>芯路恒电子技术论坛</title>
      <link>https://fpga.cn/</link>
    </image>
    <item>
      <title>ZYNQ LWIP 裸机应用常见问题总结</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30263</link>
      <description><![CDATA[1、PHY兼容性问题，对于RTL8211F这个PHY芯片，其寄存器定义和常见的PHY芯片不一样，和RTL8211E都不一样，因此无法适配Xilinx的LWIP 裸机程序的驱动，会导致速度协商失败等一系列问题，如果您使用的硬件上网卡芯片微RTL8211F，请参考下述帖子中的相关方法修改解决。


 ...]]></description>
      <category>ACZ702开发板</category>
      <author>admin</author>
      <pubDate>Sat, 03 Jan 2026 06:43:49 +0000</pubDate>
    </item>
    <item>
      <title>小梅哥ACZ7020芯片外围电路排故</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30202</link>
      <description><![CDATA[小梅哥的ACZ7020型号的ZYNQ芯片的K14引脚，通过配置让其输出方波时，其输出为直流2V。已经通过配置其他引脚输出方波排除软件错误原因。目前估计是引脚配置电路元器件被烧坏，请大佬帮忙提供修理建议，或者引脚配置电路原理图。
 ...]]></description>
      <category>ACZ702开发板</category>
      <author>嘿嘿嘿</author>
      <pubDate>Mon, 27 Oct 2025 09:38:50 +0000</pubDate>
    </item>
    <item>
      <title>【BX71】基于双目摄像头的DDR储存HDMI显示</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30201</link>
      <description><![CDATA[实验介绍：
      双目OV5640摄像头采集数据，经过DDR3进行缓存，然后通过HDMI显示或者通过VGA显示。      
      本实验适用于一体式OV2640模块和使用双目转接板+两个独立的OV5640模块，使用时需将双目模块插至近网口的GPIO处。


例程源码：


【产品资料】【扩展模块 ...]]></description>
      <category>ACZ702开发板</category>
      <author>ruoyuguize</author>
      <pubDate>Fri, 24 Oct 2025 03:43:48 +0000</pubDate>
    </item>
    <item>
      <title>【ES8388】【ACZ702】基于ACZ702的ES8388音频回环</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30186</link>
      <description><![CDATA[案例基于ACZ702_020，包含逻辑和裸机的ES8388音频回环设计

嵌入式裸机设计：
verilog逻辑设计：



ES8388手册：


相关参考贴：
【WM8960】 【ES8388】如何为设计添加麦克风输入

【ES8388】音频回环实验存在底噪问题




 ...]]></description>
      <category>ACZ702开发板</category>
      <author>tb一下</author>
      <pubDate>Tue, 30 Sep 2025 02:25:51 +0000</pubDate>
    </item>
    <item>
      <title>zynq在amp模式下。CPU0运行linux,CPU1运行裸机。但是CPU1的uart中断不响应</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30151</link>
      <description><![CDATA[zynq在amp模式下。CPU0运行linux,CPU1运行裸机。但是CPU1的uart中断不响应。是什么原因造成的呢？]]></description>
      <category>ACZ702开发板</category>
      <author>yangmaomao</author>
      <pubDate>Thu, 07 Aug 2025 05:31:18 +0000</pubDate>
    </item>
    <item>
      <title>【拓展模块】基于OV2640的双目摄像头采集以太网发送实验</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30131</link>
      <description><![CDATA[实验介绍：   通过OV2640双目摄像头模块采集数据，由以太网发送到PC端，经芯路恒以太网摄像头上位机显示图像。
  
以太网图像传输工程实操1、使用网线将开发板上的以太网接口和您当前调试测试工程用的PC机的网口连接起来。连接好下载线缆并给开发板上电。2、将OV2640双 ...]]></description>
      <category>ACZ702开发板</category>
      <author>ruoyuguize</author>
      <pubDate>Fri, 04 Jul 2025 08:46:22 +0000</pubDate>
    </item>
    <item>
      <title>uboot启动不能读.bit文件</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30115</link>
      <description><![CDATA[uboot启动不能读.bit文件，是什么原因造成的呢？麻烦哪位大佬指教一下。]]></description>
      <category>ACZ702开发板</category>
      <author>yangmaomao</author>
      <pubDate>Sat, 14 Jun 2025 10:54:03 +0000</pubDate>
    </item>
    <item>
      <title>【BX71】AD9238数据采集DDR3缓存千兆以太网发送实验</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30102</link>
      <description><![CDATA[本次实验通过电脑上的网络调试助手，将命令帧进行发送，然后通过BX71开发板上的以太网芯片接收，随后将接收到的数据转换成命令，从而实现对ACM9238模块采样频率、数据采样个数以及采样通道的配置。配置完成之后，ACM9238模块开始采集数据，将采集的数据存储至ddr中，然 ...]]></description>
      <category>ACZ702开发板</category>
      <author>ruoyuguize</author>
      <pubDate>Fri, 23 May 2025 06:57:37 +0000</pubDate>
    </item>
    <item>
      <title>【BX71】ACM7606C 数据采集DDR3存储以太网数据发送实验(串行驱动)</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30093</link>
      <description><![CDATA[实验说明
基于BX71开发板，结合ADI公司的16位8通道ADC芯片AD7606C，并利用开发板上一片 Realtek 的 RTL8211 以太网收发器， 实现了对 AD7606 C型 8 通道 16 位 ADC 的数据转换控制并输出。 通过 RTL8211 提供的RGMII 接口接收网口下发 的数据并转化成控制命令对 AD7606C ...]]></description>
      <category>ACZ702开发板</category>
      <author>ruoyuguize</author>
      <pubDate>Wed, 07 May 2025 03:10:58 +0000</pubDate>
    </item>
    <item>
      <title>基于ACZ702开发板的AD7606C的8通道以太网数据采集FIFO存储系统</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30054</link>
      <description><![CDATA[实验说明          

      本案基于ACZ702开发板，结合ADI公司的16位8通道ADC芯片AD7606C，并利用开发板上一片 Realtek 的 RTL8211 以太网收发器， 实现了对 AD7606 C型 8 通道 16 位 ADC 的数据转换控制并输出。 通过 RTL8211 提供的RGMII 接口接收网口下发 的数据并 ...]]></description>
      <category>ACZ702开发板</category>
      <author>故梦</author>
      <pubDate>Tue, 22 Apr 2025 09:00:35 +0000</pubDate>
    </item>
    <item>
      <title>【BX71】基于LWIP模板的TCP回环测试</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30035</link>
      <description><![CDATA[【案例说明】
案例基于BX71开发板，通过修改官方LWIP模板实现PS端以太网控制器，控制PL端网口实现TCP回环的功能。该方案除了支持BX71外，同样适用于其他ZYNQ-7000系列器件（ZYNQ核配置请根据实际开发板情况修改）。

【附件】




注意：上述两个工程有两点不同
1、Gmii ...]]></description>
      <category>ACZ702开发板</category>
      <author>tb一下</author>
      <pubDate>Wed, 16 Apr 2025 07:14:10 +0000</pubDate>
    </item>
    <item>
      <title>做串口接送控制led的实验问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30028</link>
      <description><![CDATA[有没有大佬能帮我一下，在这个实验中，我按照视频做了一下，仿真出来的波形也没有问题（如图一），但是我下载到板子上面，我论我怎么弄，灯（绑定的是PL端的T14引脚这个灯）都不会亮，除了在我传输数据的时候，EDA拓展板上的D12这个会闪一下；后面我又直接小梅哥例 ...]]></description>
      <category>ACZ702开发板</category>
      <author>CHAOc13</author>
      <pubDate>Wed, 09 Apr 2025 02:04:31 +0000</pubDate>
    </item>
    <item>
      <title>【ACZ702】纯verilog实现的WM8960音频回环</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29891</link>
      <description><![CDATA[【案例说明】
[hr]
例程基于ACZ702-020型号设计，配置WM8960以主模式工作，输入的音频数字信号在经过内部回环后会以模拟信号的形式通过耳机接口输出。信号在WM8960的完整通路如下图
【附件】

 ...]]></description>
      <category>ACZ702开发板</category>
      <author>tb一下</author>
      <pubDate>Fri, 07 Feb 2025 07:05:02 +0000</pubDate>
    </item>
    <item>
      <title>求大佬解答</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29856</link>
      <description><![CDATA[我想问一下这个data是32位的，他的高16位是怎么控制低16位的，是一一对应的吗，比如第16位就对应第0位。第17位就对应第1位这样吗，求大佬解答]]></description>
      <category>ACZ702开发板</category>
      <author>Linjing</author>
      <pubDate>Mon, 16 Dec 2024 03:18:43 +0000</pubDate>
    </item>
    <item>
      <title>【zynq课程笔记】【裸机】【第21课 】【使用VDMA实现OV5640的HDMI显示】</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29823</link>
      <description><![CDATA[更多课程笔记请查看：【zynq裸机编程课程笔记合集】 http://www.corecourse.cn/forum.php?mod=viewthread&amp;tid=29095

ZYNQ核配置流程
1、根据开发板上内存容量配置好DDR3型号，选择MT41K128M16（单片256MB），或MT41K256M16（单片512MB），后缀任意，位宽根据硬件结构选 ...]]></description>
      <category>ACZ702开发板</category>
      <author>ruoyuguize</author>
      <pubDate>Wed, 04 Dec 2024 07:21:56 +0000</pubDate>
    </item>
    <item>
      <title>ACZ702做UDP回环，FPGA发送后上位机无法接收</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29805</link>
      <description><![CDATA[测试使用的是acz702_loopback_rgmii_Z020，按照配置说明手动绑定了MAC和IP,在FPGA中加入了ILA观察GMII信号，工程没有做其他改动，可以确定上位机发送的数据包正确进入FPGA了，已经对比过报文，现在上位机就是无法收到数据，wireshark抓不到包，网络连接状态也显示没有收 ...]]></description>
      <category>ACZ702开发板</category>
      <author>marco</author>
      <pubDate>Thu, 07 Nov 2024 15:27:16 +0000</pubDate>
    </item>
    <item>
      <title>【ACZ702】基于PL千兆以太网的ACM9238数据采集PL以太网UDP发送</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29767</link>
      <description><![CDATA[【案例说明】
案例基于ACZ702开发板，通过外接的高速ADC模块ACM9238采集模拟信号。用户可以通过以太网调试软件，下发特定指令控制ACM9238的采样速率、采样个数、采样通道，程序在接收到用户指令后，会按要求采集指定数据量，并通过fifo_axi4_adapter模块写入到PS侧的DDR ...]]></description>
      <category>ACZ702开发板</category>
      <author>tb一下</author>
      <pubDate>Mon, 30 Sep 2024 09:36:24 +0000</pubDate>
    </item>
    <item>
      <title>【PYNQ】修复qemu下载失败</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29757</link>
      <description><![CDATA[[md]# 问题

按照官方教程，下载 PYNQ-image_v2.4，通过执行 PYNQ-image_v2.4/sdbuild/scripts/setup_host.sh 脚本配置编译环境；但是会一直卡在qemu下载这里，始终无法成功，如下图所示

```c
./setup_host.sh
```

!(data/attachment/forum/202409/14/150136lycm22hxb ...]]></description>
      <category>ACZ702开发板</category>
      <author>hackersheng</author>
      <pubDate>Sat, 14 Sep 2024 07:05:48 +0000</pubDate>
    </item>
    <item>
      <title>基于ACZ702的ACM9238单/双通道数据采集DMA搬运PS以太网TCP传输</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29751</link>
      <description><![CDATA[【案例介绍】[hr]案例基于ACZ702_020开发板，使用ACM9238模块采集模拟电压。用户可以通过以太网上位机设置ACM9238的采样频率、数据采样个数以及采样通道的配置，采集到的数据会通过DMA搬运到DDR3中存储，再经由PS端千兆以太网使用TCP协议将数据发送到上位机中进行波形绘 ...]]></description>
      <category>ACZ702开发板</category>
      <author>tb一下</author>
      <pubDate>Wed, 11 Sep 2024 03:50:47 +0000</pubDate>
    </item>
    <item>
      <title>【LWIP】基于HP接口的ACM9238数据采集DDR存储PS以太网TCP传输设计</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29730</link>
      <description><![CDATA[案例介绍[hr]案例基于ACZ702开发板，使用ACM9238 ADC模块采集数据。用户可以通过以太网上位机发送特定指令，控制采样个数、采样通道、ADC采样速率。ADC采集到的数据会通过fifo_axi4_adapter模块通过HP接口写入到DDR3中，在需要时读出，通过TCP协议组包发送给上位机。用 ...]]></description>
      <category>ACZ702开发板</category>
      <author>tb一下</author>
      <pubDate>Fri, 16 Aug 2024 03:45:33 +0000</pubDate>
    </item>
  </channel>
</rss>