<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>芯路恒电子技术论坛 - 学习提问与解答专区</title>
    <link>https://fpga.cn/forum.php?mod=forumdisplay&amp;fid=2</link>
    <description>Latest 20 threads of 学习提问与解答专区</description>
    <copyright>Copyright(C) 芯路恒电子技术论坛</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sat, 11 Apr 2026 09:53:02 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>https://fpga.cn/static/image/common/logo_88_31.gif</url>
      <title>芯路恒电子技术论坛</title>
      <link>https://fpga.cn/</link>
    </image>
    <item>
      <title>ISE14.7通过IP Catalog直接添加microblaze mcs，未生成_bd.bmm文件</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30364</link>
      <description><![CDATA[按照官网教程pg048-microblaze-mcs.pdf中SECTION III: ISE DESIGN SUITE，在ISE14.7配置MicroblazeMCS IP，在Generate Bitstream后未生成对应的component-name_bd.bmm文件]]></description>
      <category>学习提问与解答专区</category>
      <author>pcsms_weWQkfFh</author>
      <pubDate>Mon, 23 Mar 2026 14:03:28 +0000</pubDate>
    </item>
    <item>
      <title>你好，请问有基于FPGA做数据采集卡，通过PCIe XDMA直接将数据写到高通SoC内存中的开发案例吗</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30304</link>
      <description><![CDATA[你好，请问有基于FPGA做数据采集卡，通过PCIe XDMA直接将数据写到高通SoC内存中的开发案例吗]]></description>
      <category>学习提问与解答专区</category>
      <author>pcsms_RhfEe3AA</author>
      <pubDate>Fri, 06 Mar 2026 13:59:14 +0000</pubDate>
    </item>
    <item>
      <title>开箱帖</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30235</link>
      <description><![CDATA[正面图：

初次上电图：
第一个例程仿真图：


拿到ACZ7015开发板时，惊艳到了，比想象中、比图片要漂亮、要精致些！！！
发布这个开箱帖作为一个起点，笨鸟起飞迟了，那就使劲飞，瞅瞅新世界。




 ...]]></description>
      <category>学习提问与解答专区</category>
      <author>大默</author>
      <pubDate>Wed, 26 Nov 2025 09:37:11 +0000</pubDate>
    </item>
    <item>
      <title>原码乘法器相关问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30199</link>
      <description><![CDATA[用vivado做一个16位原码乘法器，共五个模块，分别是串口接收，数据缓冲器接收，乘法器，数据缓冲器发送，串口发送。其中串口接收是用来接收每一位原码，组成8位后发送给数据缓冲器接收，共发送四组，而数据接收缓冲器则是将两个8位组合16位，发送给乘法器计算后得到一个 ...]]></description>
      <category>学习提问与解答专区</category>
      <author>不要偷后场</author>
      <pubDate>Mon, 13 Oct 2025 09:07:34 +0000</pubDate>
    </item>
    <item>
      <title>请问有人试过把小梅哥的基于 OV5640 的以太网UDP传输移植到Tang Mega 138K Pro上吗？</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30143</link>
      <description><![CDATA[我尝试把高云ACG525开发板资料里面的\&quot;基于 OV5640 的以太网 RGMII 图像传输系统设计\&quot;移植到Tang Mega 138K Pro这个开发板上，PLL、FIFO和PHY器件地址修改好了，能连接上以太网，但是上位机没有显示图像。请问这个代码移植还有需要注意的地方吗？
 ...]]></description>
      <category>学习提问与解答专区</category>
      <author>HALO</author>
      <pubDate>Sun, 27 Jul 2025 06:51:25 +0000</pubDate>
    </item>
    <item>
      <title>关于高云ACX720开发板与ACM1030模块数据采集实验的问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30139</link>
      <description><![CDATA[各位老师好！
在论坛中有老师分享了AD1030数据采集FIFO缓存串口发送的源码。我将源码移植到高云的ACX720开发板上，源码只修改了PLL的IP核和串口发送的解码部分。原本代码是可以通过串口接收到指令设置采集通道再开启采集，我将这部分改成了串口接收到数据即开启采集，无 ...]]></description>
      <category>学习提问与解答专区</category>
      <author>行远自迩</author>
      <pubDate>Fri, 18 Jul 2025 09:09:19 +0000</pubDate>
    </item>
    <item>
      <title>高云ACX720开发板联合modelsim仿真报错</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30130</link>
      <description><![CDATA[请问各位大佬，当FPGA工程里编写模块数量变多时，是将工程里所有的文件都添加到modelsim的工程中？还是需要进行筛选，添加部分的Verilog文件即可？目前我是在移植论坛里ACX720_ad1030_fifo_uart_V2.1代码，仿真跑不出来，找不到问题在哪，感谢各位大佬不吝赐教！
 ...]]></description>
      <category>学习提问与解答专区</category>
      <author>行远自迩</author>
      <pubDate>Fri, 04 Jul 2025 08:35:53 +0000</pubDate>
    </item>
    <item>
      <title>ch34_acx720_uart_ddr3_tft_hdmi示例程序显示问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30099</link>
      <description><![CDATA[请教一下，我直接跑的示例程序，我检查了一下色彩格式是rgb565，为什么24位图片可以显示完整，而16位图片的最后几列像素错位丢失了呢？]]></description>
      <category>学习提问与解答专区</category>
      <author>qq7828</author>
      <pubDate>Fri, 16 May 2025 11:13:48 +0000</pubDate>
    </item>
    <item>
      <title>uart_hp_ddr3_hdmi例程的critical warning的问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30049</link>
      <description><![CDATA[运行例程，出现如图所示的问题，想问一下怎么解决]]></description>
      <category>学习提问与解答专区</category>
      <author>xlhwdz</author>
      <pubDate>Mon, 21 Apr 2025 09:47:46 +0000</pubDate>
    </item>
    <item>
      <title>求助;以太网GMII回环测试工程收不到信息怎么回事</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29870</link>
      <description><![CDATA[跑了一遍以太网GMII回环测试工程。烧录没有报错，但是不打开Wireshark的话，Netassist上显示FPGA只能接收不能发送到PC端（防火墙已关）。打开Wireshark之后，Netassist显示FPGA发送到PC端的并不是PC端发送给FPGA的。有大佬能帮我们看看哪里出问题了吗?
 ...]]></description>
      <category>学习提问与解答专区</category>
      <author>z537504561</author>
      <pubDate>Mon, 06 Jan 2025 11:50:21 +0000</pubDate>
    </item>
    <item>
      <title>小梅哥数据采集仪QT上位机使用方法说明</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29814</link>
      <description><![CDATA[最新软件版本小梅哥数据采集系统上位机软件使用说明【基于QT开发】 https://fpga.cn/forum.php?mod=viewthread&amp;tid=29728 (出处: 芯路恒电子技术论坛)]

软件版本：1.0.13。本次实验以AC606开发板搭载ACM7606C进行串口采集为例。


1.软件功能说明小梅哥数据采集仪上位 ...]]></description>
      <category>学习提问与解答专区</category>
      <author>makabaka</author>
      <pubDate>Mon, 25 Nov 2024 03:16:43 +0000</pubDate>
    </item>
    <item>
      <title>fpga烧写，问题  完成后提示100%但是上线后</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29812</link>
      <description><![CDATA[一直用epcs16生成的jic一直烧录不成，总之失败0%
换咸epcq16 一下居然好使了，成功了100%上电运行正常
于是，改程序重新测试就不行了，烧写不进去，到后来是发现我接地线接触不好
处理以后用哪个文件都成功100%，都没问题
结果出问题了，上电不运行，不知道什么？情况
 ...]]></description>
      <category>学习提问与解答专区</category>
      <author>nmgbtzyf</author>
      <pubDate>Thu, 21 Nov 2024 07:11:41 +0000</pubDate>
    </item>
    <item>
      <title>新手modelsim仿真报错求助大佬</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29761</link>
      <description><![CDATA[如图，按照小梅哥的FIFO IP配置文档教程，仿真出现这种错误，应该怎么解决？]]></description>
      <category>学习提问与解答专区</category>
      <author>不想再学fpga</author>
      <pubDate>Tue, 24 Sep 2024 11:24:36 +0000</pubDate>
    </item>
    <item>
      <title>fpga大神有偿求助</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29752</link>
      <description><![CDATA[]]></description>
      <category>学习提问与解答专区</category>
      <author>gy66</author>
      <pubDate>Thu, 12 Sep 2024 01:00:00 +0000</pubDate>
    </item>
    <item>
      <title>如何定义SPI和IIC为普通IO口呢？</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29724</link>
      <description><![CDATA[紫光PDS里没找到相关设置，现在项目较为简单不需要SPI，但板子预留的接口不好改，怎么把SPI和IIC设置成普通IO口呢
感谢各位大神]]></description>
      <category>学习提问与解答专区</category>
      <author>lamrrard</author>
      <pubDate>Tue, 30 Jul 2024 05:17:38 +0000</pubDate>
    </item>
    <item>
      <title>quartus报错Error (12061)</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29683</link>
      <description><![CDATA[Error (12061): Can\'t synthesize current design -- Top partition does not contain any logic]]></description>
      <category>学习提问与解答专区</category>
      <author>hqq</author>
      <pubDate>Fri, 24 May 2024 09:39:23 +0000</pubDate>
    </item>
    <item>
      <title>关于高云ov5640以太网传输</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29674</link>
      <description><![CDATA[关于高云ov5640以太网传输，在显示时上位机软件可以建立连接，但是图像没有，查看后电脑无法开启巨型帧，请问怎么解决？必须要开启这个巨型帧吗？]]></description>
      <category>学习提问与解答专区</category>
      <author>swwking</author>
      <pubDate>Sun, 28 Apr 2024 08:47:09 +0000</pubDate>
    </item>
    <item>
      <title>新人求助，Modelsim仿真报错</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29646</link>
      <description><![CDATA[跟着小梅哥视频写LED流水灯，但是Modelsim仿真最后LED灯输出后面一直为1，实在看不出来原因，请求大佬指导]]></description>
      <category>学习提问与解答专区</category>
      <author>小余加油</author>
      <pubDate>Fri, 22 Mar 2024 13:58:53 +0000</pubDate>
    </item>
    <item>
      <title>新人求助，Modelsim仿真报错</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29588</link>
      <description><![CDATA[在跟着视频教程写led闪烁时，使用modelsim仿真一直不成功，有如下警告和报错，小白表示看不懂，搜了一些解决办法也行不通，求各位大佬指点！]]></description>
      <category>学习提问与解答专区</category>
      <author>私有黄昏</author>
      <pubDate>Sun, 18 Feb 2024 02:41:06 +0000</pubDate>
    </item>
    <item>
      <title>ZynqDDR3测试</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29531</link>
      <description><![CDATA[DDR3连接到Zynq的PS端，PL端能否像调用IP核那样，控制DDR3进行读写呢？]]></description>
      <category>学习提问与解答专区</category>
      <author>991015847</author>
      <pubDate>Sat, 23 Dec 2023 12:46:37 +0000</pubDate>
    </item>
  </channel>
</rss>