<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>芯路恒电子技术论坛 - 开发板使用</title>
    <link>https://fpga.cn/forum.php?mod=forumdisplay&amp;fid=78</link>
    <description>Latest 20 threads of 开发板使用</description>
    <copyright>Copyright(C) 芯路恒电子技术论坛</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sat, 11 Apr 2026 11:19:31 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>https://fpga.cn/static/image/common/logo_88_31.gif</url>
      <title>芯路恒电子技术论坛</title>
      <link>https://fpga.cn/</link>
    </image>
    <item>
      <title>【AC6103】解决程序无法加载的问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30158</link>
      <description><![CDATA[在使用AC6103开发板时，如果遇到程序无法加载的问题，应该是由于FX3芯片的60号脚未输出高电平导致，因为这个脚与FPGA的nConfig连接在一起，而nConfig如果处于低电平就会导致程序不加载
以下为判断方法和对应的解决方案
1.检查FX3当前是否设置为USB启动模式，并使用了US ...]]></description>
      <category>开发板使用</category>
      <author>手撕原子弹</author>
      <pubDate>Wed, 13 Aug 2025 09:29:47 +0000</pubDate>
    </item>
    <item>
      <title>【quartus ii】【125091 】IP核版本不一致，修改操作说明</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30032</link>
      <description><![CDATA[比如我们这个工程。原来是用Quartus 17.1版本搭建的，现在我们使用Quartus 13.0版本来打开进行全编译，软件会出现以下红色提示，提示我们IP版本不一致。


修改操作：
第一步，选择Files，这里展示了我们工程里面使用的IP信息，我们这里使用了一个PLL和三个FIFO，
第二 ...]]></description>
      <category>开发板使用</category>
      <author>makabaka</author>
      <pubDate>Mon, 14 Apr 2025 02:59:48 +0000</pubDate>
    </item>
    <item>
      <title>新手问题 QUARTER II 15.1支持EP4CE6?？？？</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29802</link>
      <description><![CDATA[当初，STM时候，下了好多无用的，也知道这个门不好入，不想走弯路了，
altera quartus ii 6.0到15.1破解工具含软件下载l链接
这个里只有15.1的地址，下到80多，不动了，现在，有什么方法嘛，网盘也试了，不行，
 ...]]></description>
      <category>开发板使用</category>
      <author>nmgbtzyf</author>
      <pubDate>Fri, 01 Nov 2024 13:34:25 +0000</pubDate>
    </item>
    <item>
      <title>有偿求助丨请人帮忙教学/实现ping通</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29681</link>
      <description><![CDATA[需求是：用Verilog HDL写程序，实现FPGAping通。

芯片型号cycloneV  其他细节私聊。
目前有没有硬件。

我只需要程序！
如果有能做的，或者可以提供辅导的，请随时联系我：QQ：943454570
邮箱：

有偿，价格好商量！！

 ...]]></description>
      <category>开发板使用</category>
      <author>xxxzxhdml</author>
      <pubDate>Sat, 18 May 2024 08:25:17 +0000</pubDate>
    </item>
    <item>
      <title>Altera FPGA使用JTAG烧录.sof文件34% fail</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29672</link>
      <description><![CDATA[有没有小伙伴遇到过在烧录在线调试文件.sof时进行到34%或58%这种，烧录一半fail的问题？在线等，急急急急急]]></description>
      <category>开发板使用</category>
      <author>天际超体</author>
      <pubDate>Fri, 26 Apr 2024 02:04:02 +0000</pubDate>
    </item>
    <item>
      <title>【新手帖】AC6103入手硬件测试流程</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29610</link>
      <description><![CDATA[测试流程

[*]连接好硬件（电源线、网口线（注意：电脑要支持千兆网口）、HDMI（或者TFT）、OV5640摄像头、串口线、音频线和3.5mm接口耳机线）
[*]
[*]上电之后可以看到开发板上四个灯同时亮，并且LED3呈闪烁的状态。LED3闪烁代表USB工作正常，LED2亮说明以太网初始化成 ...]]></description>
      <category>开发板使用</category>
      <author>故梦</author>
      <pubDate>Tue, 05 Mar 2024 01:49:47 +0000</pubDate>
    </item>
    <item>
      <title>USB Blaster II 使用说明和常见问题解决方案</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29186</link>
      <description><![CDATA[特别说明，本下载器默认在windows系统环境下使用，如您需要在Linux系统环境下使用，请参考下述链接或文档说明的方法：
https://www.rocketboards.org/foswiki/Documentation/UsingUSBBlasterUnderLinux




说明



【一】什么是USB Blaster II二代下载器？

USB Blaste ...]]></description>
      <category>开发板使用</category>
      <author>admin</author>
      <pubDate>Mon, 26 Sep 2022 03:09:35 +0000</pubDate>
    </item>
    <item>
      <title>【实验说明】基于FPGA的以太网通信实验常见问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29067</link>
      <description><![CDATA[【实验说明】以太网通信静态ARP绑定方法与常见问题解决方案
【实验说明】【以太网传图】实验常见问题
【实验说明】千兆以太网UDP传图案例因端口号占用导致无法连接
【实验说明】【MAC地址】FPGA以太网实验中MAC地址的确定
【实验说明】以太网图像传输PC显示案例上位机 ...]]></description>
      <category>开发板使用</category>
      <author>admin</author>
      <pubDate>Thu, 30 Jun 2022 01:49:35 +0000</pubDate>
    </item>
    <item>
      <title>【实验说明】【千兆以太网传图】实验常见问题</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=29057</link>
      <description><![CDATA[[-]  确保您使用的图像显示软件是最新版，最新版软件可以到下述帖子下载
【小软件合集】FPGA课程教程中常用软件和小工具合集
http://www.corecourse.cn/forum.php?mod=viewthread&amp;tid=28374

[-]  请以管理员权限运行我们的图像显示软件（原理：以管理员权限运行软件， ...]]></description>
      <category>开发板使用</category>
      <author>admin</author>
      <pubDate>Tue, 21 Jun 2022 09:26:00 +0000</pubDate>
    </item>
    <item>
      <title>【科普】Quartus管脚分配界面的fitter location是什么意思</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=28733</link>
      <description><![CDATA[对于一个设计，不管用户是否在管脚分配界面分配了管脚，最终软件在进行布局布线的时候，对于用户已经指定位置的管脚，会按照用户指定的管脚进行分配，而对于没有指定的管脚，软件为了能够成功的布局布线，会为这些端口自行指定一些没有用到的IO，这就是fitter locat ...]]></description>
      <category>开发板使用</category>
      <author>admin</author>
      <pubDate>Tue, 15 Mar 2022 06:39:19 +0000</pubDate>
    </item>
    <item>
      <title>FPGA开发板HDMI或VGA输出口使用常见误区</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=28726</link>
      <description><![CDATA[以下是一个经典错误：



图中，用户将开发板的VGA输出口接到了自己笔记本电脑的VGA接口上，并咨询我们为啥电脑上不能显示图像。
回答这个问题之前，我们必须先科普几个事情：
1、开发板的HDMI或者VGA接口，一般都是输出接口，是发送图像数据的。
2、笔记本电脑，以及台 ...]]></description>
      <category>开发板使用</category>
      <author>admin</author>
      <pubDate>Sun, 13 Mar 2022 12:07:57 +0000</pubDate>
    </item>
    <item>
      <title>【开发板使用】【新手学习指导】如何进行学习</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=28723</link>
      <description><![CDATA[[md]相信各位第一次接触FPGA学习的小伙伴，面对我们提供的海量资料，反而有一种无从下手的错觉。因此，这里特别开一个帖子，给大家介绍下如何进行学习。

## 学习FPGA需要数模电基础吗？

**答：**

对于FPGA学习来说，对于**模拟电路**基础，基本可以忽略不计，因为FPG ...]]></description>
      <category>开发板使用</category>
      <author>admin</author>
      <pubDate>Tue, 08 Mar 2022 03:29:06 +0000</pubDate>
    </item>
    <item>
      <title>以太网图像传输PC显示案例上位机软件显示紫色网格原因</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=28688</link>
      <description><![CDATA[问题描述：

AC系列开发板，如AC620，AC108开发板，支持OV5640摄像头数据采集，以太网显示的工程，有读者在烧写程序后，使用UDP摄像头V3.2的上位机显示工程图像时，会产生网格装色差，具体现象如下图：



 问题原因：

形成该图像色差的原因是摄像头采集到的图像数据 ...]]></description>
      <category>开发板使用</category>
      <author>商震</author>
      <pubDate>Wed, 12 Jan 2022 08:40:59 +0000</pubDate>
    </item>
    <item>
      <title>以太网通信静态ARP绑定方法与常见问题解决方案</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=28645</link>
      <description><![CDATA[[md]&gt; 本帖最后由 磕磕碰碰 于 2021-11-23 17:48 编辑

## 本帖子二楼有讲述最新的高效脚本设置方法，大家可以先看二楼的方法，如果二楼的方法无法解决你的问题，再来看一楼的内容。




&gt; 在进行以太网通信的实验及案例时，PC端需要进行连接设置，以确保能和开发板正常 ...]]></description>
      <category>开发板使用</category>
      <author>磕磕碰碰</author>
      <pubDate>Tue, 23 Nov 2021 09:04:21 +0000</pubDate>
    </item>
  </channel>
</rss>