<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>芯路恒电子技术论坛 - VHDL</title>
    <link>https://fpga.cn/forum.php?mod=forumdisplay&amp;fid=96</link>
    <description>Latest 20 threads of VHDL</description>
    <copyright>Copyright(C) 芯路恒电子技术论坛</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sun, 12 Apr 2026 08:06:54 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>https://fpga.cn/static/image/common/logo_88_31.gif</url>
      <title>芯路恒电子技术论坛</title>
      <link>https://fpga.cn/</link>
    </image>
    <item>
      <title>实体名不一致错误解答</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30261</link>
      <description><![CDATA[Quartus II ,版本13.0，64位，语言：VHDL

我用dff作为文件的实体名，总报这个错误error (12007): top-level design entity \&quot;dff\&quot; is undefined
我把dff名字改成其他的名字就正常了。
有知道原因的吗？望解答，谢谢！！！
 ...]]></description>
      <category>VHDL</category>
      <author>wei_66</author>
      <pubDate>Tue, 23 Dec 2025 14:02:34 +0000</pubDate>
    </item>
    <item>
      <title>FPGA学习-VHDL语言</title>
      <link>https://fpga.cn/forum.php?mod=viewthread&amp;tid=30009</link>
      <description><![CDATA[引言

在 FPGA（现场可编程门阵列）行业中，许多从业者在工作里都有过理解，甚至调用基于 VHDL 语言编写的数字逻辑设计代码的经历。VHDL 作为数字电路设计领域的两大主流硬件描述语言之一，其语法标准的诞生比另一个主流标准 Verilog 早了约 8 年。
相较于 Verilog，VHD ...]]></description>
      <category>VHDL</category>
      <author>BlueAlgae</author>
      <pubDate>Wed, 19 Mar 2025 06:37:15 +0000</pubDate>
    </item>
  </channel>
</rss>