ZYNQ芯片型号
7010版：XC7Z010CLG400-2I
7020版：XC7Z020CLG400-2I
DDR3参数
核心板上使用的DDR3，在配置ZYNQ芯片的DDR型号时，请选择兼容型号：MT41K256M16 RE-125，位宽为16位
PS按键
PS侧连接了一个轻触按键，按下为低电平。释放高电平。接到了ZYNQ芯片的MIO47脚上。可以作为用户按键。
PS LED灯
PS侧连接了一个发光二极管，高电平点亮，低电平熄灭。接到了ZYNQ芯片的MIO0脚上。可以作为用户程序的指示灯。
PS UART串口
PS的调试串口使用UART1，使用MIO48和MIO49引出。在板上设计了一片CH9102F芯片，将UART协议转换为USB协议，方便用户接到电脑上，实现了简单方便的USB转串口功能。
PS IO Bank电平标准
PS Bank0
电压标准可以设置为1.8V或3.3V，通过2个磁珠FB9和FB10焊接与否选择
默认是FB10焊接，FB9不焊接，所以BNAK1的电平标准设置的是3.3V
如果希望让BANK0工作在1.8V，则将FB10取下，焊接到FB9的位置即可。
PS Bank1
电压标准可以设置为1.8V或3.3V，通过2个磁珠FB11和FB1焊接与否选择
默认是FB11焊接，FB1不焊接，所以BNAK1的电平标准设置的是3.3V
如果希望让BANK1工作在1.8V，则将FB11取下，焊接到FB1的位置即可。
PL时钟
PL使用一个50MHz的有源晶振提供时钟，接到了ZYNQ芯片的U18脚上，以下为时钟信号的管脚约束
- #system slock
- set_property PACKAGE_PIN U18 [get_ports clk50m]
- set_property IOSTANDARD LVCMOS33 [get_ports clk50m]
PL按键
PL侧连接了一个轻触按键，按下为低电平。释放高电平。接到了ZYNQ芯片的T19脚上。可以作为用户按键或者PL逻辑的复位按键。以下为该按键的管脚约束
- #reset active low,S4
- set_property PACKAGE_PIN T19 [get_ports reset_n]
- set_property IOSTANDARD LVCMOS33 [get_ports reset_n]
PL LED灯
PL侧连接了一个发光二极管，高电平点亮，低电平熄灭。接到了ZYNQ芯片的T10脚上。可以作为用户程序的指示灯。以下为该按键的管脚约束
- #LED high on，D9
- set_property PACKAGE_PIN T10 [get_ports PL_LED]
- set_property IOSTANDARD LVCMOS33 [get_ports PL_LED]
千兆以太网接口
为了解决XilinxLWIP模板不兼容RTL8211F芯片的问题，BX71开发板上的以太网芯片更换为裕泰微的YT8531芯片，该芯片能够适配Xilinx的LWIP驱动，不用另外改代码。
同时在使用UDP时，如只是使用BX71的千兆功能，可使用默认配置。
[C++] 纯文本查看 复制代码 assign eth_rstn = 1;
assign eth_mdc = 1;
assign eth_mdio = 1;
核心板上以太网电路，硬件连接到了PL侧，这样大家既可以使用FPGA的逻辑驱动该网口，又可以使用PS驱动该网口，两边都能用，更加方便。以下为核心板上以太网电路的管脚约束
- set_property IOSTANDARD LVCMOS33 [get_ports PHY_RST_N]
- set_property IOSTANDARD LVCMOS33 [get_ports MDIO_PHY_0_mdc]
- set_property IOSTANDARD LVCMOS33 [get_ports MDIO_PHY_0_mdio_io]
- set_property IOSTANDARD LVCMOS33 [get_ports {RGMII_0_rd[3]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {RGMII_0_rd[2]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {RGMII_0_rd[1]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {RGMII_0_rd[0]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {RGMII_0_td[3]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {RGMII_0_td[2]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {RGMII_0_td[1]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {RGMII_0_td[0]}]
- set_property IOSTANDARD LVCMOS33 [get_ports RGMII_0_rx_ctl]
- set_property IOSTANDARD LVCMOS33 [get_ports RGMII_0_rxc]
- set_property IOSTANDARD LVCMOS33 [get_ports RGMII_0_tx_ctl]
- set_property IOSTANDARD LVCMOS33 [get_ports RGMII_0_txc]
- set_property PACKAGE_PIN G17 [get_ports PHY_RST_N]
- set_property PACKAGE_PIN R19 [get_ports MDIO_PHY_0_mdio_io]
- set_property PACKAGE_PIN H17 [get_ports RGMII_0_txc]
- set_property PACKAGE_PIN H16 [get_ports RGMII_0_rxc]
- set_property PACKAGE_PIN G18 [get_ports {RGMII_0_td[1]}]
- set_property PACKAGE_PIN N16 [get_ports {RGMII_0_rd[3]}]
- set_property PACKAGE_PIN M14 [get_ports {RGMII_0_rd[2]}]
- set_property PACKAGE_PIN M15 [get_ports {RGMII_0_rd[0]}]
- set_property PACKAGE_PIN M17 [get_ports {RGMII_0_rd[1]}]
- set_property PACKAGE_PIN M18 [get_ports RGMII_0_rx_ctl]
- set_property PACKAGE_PIN K16 [get_ports {RGMII_0_td[2]}]
- set_property PACKAGE_PIN J16 [get_ports {RGMII_0_td[0]}]
- set_property PACKAGE_PIN J15 [get_ports {RGMII_0_td[3]}]
- set_property PACKAGE_PIN G14 [get_ports RGMII_0_tx_ctl]
- set_property PACKAGE_PIN R17 [get_ports MDIO_PHY_0_mdc]
HDMI TX接口
核心板HDMI/DVI TX接口，可以实现HDMI图像的输出，该接口管脚连接在PL侧，可以用FPGA逻辑驱动，具体管脚信息为：
- #HDMI1 板载HDMI接口1(*注意，TMDS电平标准下，仅需约束P端管脚，N端无需，也不能手动指定约束)
- set_property PACKAGE_PIN N18 [get_ports hdmi1_clk_p]
- set_property IOSTANDARD TMDS_33 [get_ports hdmi1_clk_p]
- #set_property PACKAGE_PIN P19 [get_ports hdmi1_clk_n]
- #set_property IOSTANDARD TMDS_33 [get_ports hdmi1_clk_n]
- set_property PACKAGE_PIN V20 [get_ports {hdmi1_dat_p[0]}]
- set_property IOSTANDARD TMDS_33 [get_ports {hdmi1_dat_p[0]}]
- #set_property PACKAGE_PIN W20 [get_ports {hdmi1_dat_n[0]}]
- #set_property IOSTANDARD TMDS_33 [get_ports {hdmi1_dat_n[0]}]
- set_property PACKAGE_PIN T20 [get_ports {hdmi1_dat_p[1]}]
- set_property IOSTANDARD TMDS_33 [get_ports {hdmi1_dat_p[1]}]
- #set_property PACKAGE_PIN U20 [get_ports {hdmi1_dat_n[1]}]
- #set_property IOSTANDARD TMDS_33 [get_ports {hdmi1_dat_n[1]}]
- set_property PACKAGE_PIN N20 [get_ports {hdmi1_dat_p[2]}]
- set_property IOSTANDARD TMDS_33 [get_ports {hdmi1_dat_p[2]}]
- #set_property PACKAGE_PIN P20 [get_ports {hdmi1_dat_n[2]}]
- #set_property IOSTANDARD TMDS_33 [get_ports {hdmi1_dat_n[2]}]
LCD接口
核心板上引出了一个LCD的FPC排线接口，该接口连接到了芯片的Bank13上，但是由于7010芯片没有Bank13，只有7020芯片有，所以7010版本无法使用LCD，仅7020版本可以使用该接口。
以下为LCD接口的管脚约束信息。
- #5/4.3寸TFT屏模块（使用扩展口GPIO2）
- set_property PACKAGE_PIN U8 [get_ports TFT_clk]
- set_property IOSTANDARD LVCMOS33 [get_ports TFT_clk]
- set_property PACKAGE_PIN T5 [get_ports TFT_de]
- set_property IOSTANDARD LVCMOS33 [get_ports TFT_de]
- set_property PACKAGE_PIN U5 [get_ports TFT_pwm]
- set_property IOSTANDARD LVCMOS33 [get_ports TFT_pwm]
- set_property PACKAGE_PIN Y7 [get_ports TFT_hs]
- set_property IOSTANDARD LVCMOS33 [get_ports TFT_hs]
- set_property PACKAGE_PIN Y6 [get_ports TFT_vs]
- set_property IOSTANDARD LVCMOS33 [get_ports TFT_vs]
- set_property PACKAGE_PIN Y13 [get_ports {TFT_rgb[0]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[0]}]
- set_property PACKAGE_PIN Y12 [get_ports {TFT_rgb[1]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[1]}]
- set_property PACKAGE_PIN Y11 [get_ports {TFT_rgb[2]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[2]}]
- set_property PACKAGE_PIN W11 [get_ports {TFT_rgb[3]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[3]}]
- set_property PACKAGE_PIN U10 [get_ports {TFT_rgb[4]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[4]}]
- set_property PACKAGE_PIN W10 [get_ports {TFT_rgb[5]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[5]}]
- set_property PACKAGE_PIN W9 [get_ports {TFT_rgb[6]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[6]}]
- set_property PACKAGE_PIN V11 [get_ports {TFT_rgb[7]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[7]}]
- set_property PACKAGE_PIN V10 [get_ports {TFT_rgb[8]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[8]}]
- set_property PACKAGE_PIN U9 [get_ports {TFT_rgb[9]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[9]}]
- set_property PACKAGE_PIN W8 [get_ports {TFT_rgb[10]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[10]}]
- set_property PACKAGE_PIN Y9 [get_ports {TFT_rgb[11]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[11]}]
- set_property PACKAGE_PIN Y8 [get_ports {TFT_rgb[12]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[12]}]
- set_property PACKAGE_PIN V8 [get_ports {TFT_rgb[13]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[13]}]
- set_property PACKAGE_PIN V7 [get_ports {TFT_rgb[14]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[14]}]
- set_property PACKAGE_PIN U7 [get_ports {TFT_rgb[15]}]
- set_property IOSTANDARD LVCMOS33 [get_ports {TFT_rgb[15]}]
| 
|小黑屋|Archiver|芯路恒电子技术论坛
|鄂ICP备2021003648号
发表于 2023-12-6 10:38:59
楼主