芯路恒电子技术论坛

 找回密码
 立即注册

微信扫码登录

手机号码,快捷登录

手机号码,快捷登录

热搜: 合集
查看: 1977|回复: 1

双通道14位高速ADC模块自助服务手册 [CM3432-250M][AC820][AC920]

[复制链接]
  • TA的每日心情
    慵懒
    2024-3-7 11:10
  • 26

    主题

    41

    回帖

    887

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    887
    发表于 2026-1-28 09:26:18 | 显示全部楼层 |阅读模式
    更新在下面楼层



    基于国产士模微CM3432-250的双通道14位250M高速ADC模块原理图:

    ACFL3432模块原理图-基于CM3432的双通道14位250M高速ADC模块-25061801.pdf (885.07 KB, 下载次数: 1275)
    CM3432数据手册-14位250M双通道高速ADC_V0.6.pdf (1.37 MB, 下载次数: 1162)

    AC820型ZYNQ7020开发板DEMO
    使用ILA直接抓取波形工程:
    AC820_ACFL3432_ila.7z (206.91 KB, 下载次数: 1061)

    根据开发板板载以太网芯片型号不同,提供两个基于ACFL9648模块的TCP传输例程(基于小梅哥AC820 ZYNQ开发板)和操作手册:
    AC820_ACFL3432_TCP_rtl8211f.7z (7.55 MB, 下载次数: 1151) 基于RTL8211f以太网芯片
    AC820_ACFL3432_TCP_ytw8531.7z (7.58 MB, 下载次数: 1174) 基于yt8531c以太网芯片

    方便大家使用,提供两个工程的BOOT.bin文件,放入SD卡可以直接使用:
    AC820_ACFL3432_TCP_rtl8211f_BOOT.7z (610.86 KB, 下载次数: 1047) 基于RTL8211f以太网芯片
    AC820_ACFL3432_TCP_ytw8531_BOOT.zip (688.5 KB, 下载次数: 1097) 基于yt8531c以太网芯片

    基于TCP传输系统的ACFL3432数据采集与显示说明_AC820.pdf (2.37 MB, 下载次数: 1203)
    ACFL3432 AC820的SD卡启动操作说明 .pdf (574.09 KB, 下载次数: 1206)

    AC920型ZYNQ MPSOC开发板DEMO
    使用ILA直接抓取波形工程:
    ac920_3432_ila.7z (247.2 KB, 下载次数: 1066)

    基于ACFL9648模块的TCP传输例程(基于小梅哥AC920 MPSOC开发板)和操作手册:
    工程文件超过论坛限制,提供百度网盘下载连接:
    具体路径:盘A->01_教材文档->03_基于C编程->vitis_class2024.2
    AC920 型 Zynq MPSOC FPGA 开发板资料下载 https://fpga.cn/forum.php?mod=viewthread&tid=30156 (出处: 芯路恒电子技术论坛)

    方便大家使用,提供程的BOOT.bin文件,放入SD卡可以直接使用:
    AC920_CM3432_DualChannel_TCP_BOOT.7z (202.67 KB, 下载次数: 1033)

    基于TCP传输系统的ACFL3432数据采集与显示说明_AC920.pdf (2.4 MB, 下载次数: 1155)
    ACFL3432 AC920的SD卡启动操作说明.pdf (616.18 KB, 下载次数: 1185)



    回复

    使用道具 举报

  • TA的每日心情
    慵懒
    2024-3-7 11:10
  • 26

    主题

    41

    回帖

    887

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    887
     楼主| 发表于 2026-8-5 11:31:25 | 显示全部楼层
    20260805修改概括:

    ILA工程: AC820_ACFL3432_ila-0805.7z (117.37 KB, 下载次数: 209)



    1.旧版直接将逻辑时钟送到差分输出缓冲 ---->  新版增加 ODDR,将转发时钟放入输出 I/O DDR 资源,降低普通逻辑布线对占空比和边沿质量的影响。
    修改1.png

    2.返回 ADC 时钟进入全局时钟网络,提高 LVDS 输入性能,并使用 BUFG 驱动 IDDR、后级寄存器和 ILA 使用的公共时钟。
    修改2.png

    3.IDDR 模式与复位,Q1/Q2 在同一个上升沿输出,减少半周期路径;采样单元现在可由系统复位清零。
    修改3.png

    4.后级公共寄存器,两个通道增加相同延迟,隔离 I/O 捕获单元与后级逻辑,并提供确定的复位值。
    修改4.png






    回复 支持 反对

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

    GMT+8, 2026-8-24 10:15 , Processed in 0.060444 second(s), 37 queries .

    Powered by Discuz! X3.4

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表