【开发板使用】【ACZ608-020/010】Zynq邮票孔核心板产品使用自助服务手册

admin · 发表于 2023-4-3 21:30:20

基于Xilinx Zynq7000芯片的邮票孔核心板，核心板型号为ACZ608-，邮票孔封装兼容小梅哥各型号的AC608核心板，核心板上集成了千兆以太网PHY，2Gbit SD Nand存储器，128Mbit QSPI FLASH，核心板使用3.3V供电即可工作。

企业微信截图_17254203807102.png

功能特性说明

PL侧引出100个FPGA管脚
PS侧仅引出MIO48和MIO49，也就是PS的UART调试串口
核心板上集成了RGMII接口的千兆以太网PHY，以太网的8根网线信号通过邮票孔引出
PS侧的SDMMC接口在核心板上接了1片2Gbit的SD Nand存储器，SDMMC信号未再引出到邮票孔
PS侧的QSPI 控制器接了128Mbit的QSPI Flash，QSPI信号未再引出到邮票孔
除此之外，其他PS的管脚全部没有引出，如有需要，可通过EMIO方式，从FPGA管脚引出。
核心板使用SD Nand而不是使用EMMC，因为Zynq无法支持从EMMC启动，如果想要使用EMMC，还需要一个QSPI FLASH加载启动程序。但是Zynq能从SD卡启动，也能从这个SD Nand启动，因此核心板使用SD Nand，当用户需要的程序和系统文件大到QSPI FLASH装不下时，典型的如运行Linux，就可以不要QSPI FLASH，直接使用SD Nand 启动和加载Linux系统，能省一个QSPI Flash的钱，适合批量应用客户。

注意事项

USB功能无法通过EMIO方式引出，因此本核心板无法支持使用PS的USB功能

管脚信息：

核心板板载PL时钟管脚为U18，其他管脚全部引出到邮票孔上，以原理图符号上的管脚标注为准

芯片型号选择：

7010版：XC7Z010CLG400-2I
7020版：XC7Z020CLG400-2I

DDR3型号选择：

256MB规格的核心板请选择：MT41K128M16 JT-125
512MB规格的核心板请选择：MT41K256M16 RE-125
DDR3的硬件位宽为16位，所以大家在vivado中配置zynq processor核时，注意将数据位宽从默认的32bit改为16bit，否则程序将无法正常运行

版本说明：

核心板提供2个版本，1.3.1和1.3.3
1.3.1版本和1.3.3版本唯一的区别就是PL IO BANK电压是否可调
1.3.1版本不可调，所有PL IO BANK电压都是3.3V
1.3.3版本可调，BANK34的电压由邮票孔14号管脚通过底板输入，BANK35的电压由邮票孔63号管脚通过底板输入。
两个版本的PCB封装是完全一样的，硬件设计上，只需要关注63号管脚即可，1.3.1版本，该引脚可不接，1.3.3版本需要通过底板接入电压，电压范围支持1.5~3.3V
其他都是一样的，没有区别

硬件资料

我们提供Altium Designer和Cadence两个软件的原理图库和PCB封装库，方便大家设计自己的底板。
文件中包含：1.3.1和1.3.3版本的【核心板pdf格式原理图】、【Altium软件格式原理图库和PCB库】、【Cadence软件格式原理图库和PCB库】【参考底板设计文件（基于Altium）】

V1.3.1 固定电压版.zip (659.61 KB, 下载次数: 2258)

V1.3.3 IO电压可调版.zip (386.72 KB, 下载次数: 2263)

评估底板图纸含基于AD的设计源文件.zip (5.4 MB, 下载次数: 2913)

AC608-7Z010_V1.3.3-走线长度文件-Message List Report.pdf (106.38 KB, 下载次数: 1398)

特别说明

新用户建议直接采用V1.3.3版本的核心板封装，我们后续将逐渐只生产和销售V1.3.3版本的硬件。

评估板说明
为方便大家快速评估本核心板功能，我们设计了一个简易评估底板并提供了设计源文件（已经在上面“硬件资料”中提供），大家可以直接购买该评估板快速评估核心板功能，也可以基于该核心板图纸电路，修改以得到自己的产品。我们后续配套的源码例程将全部使用该核心板。评估板功能如下图所示。

6-5(1).jpg

硬件设计说明

1、供电

设计底板时需为核心板提供3.3V的电源
输入电压范围：3.25~3.36V
最大供电电流：≥3A
长期供电电流：≥1.5A

推荐使用DCDC电源方案供电，我们提供基于MP2143型DCDC芯片的电源参考方案

1、IO Bank供电
1.3.3版本可调，BANK34的电压由邮票孔14号管脚通过底板输入，BANK35的电压由邮票孔63号管脚通过底板输入。

3、JTAG接口

设计底板时需要为核心板提供JTAG下载接口
Zynq7000 SoC FPGA芯片的FPGA（PL）和ARM（PS）的JATG调试端口在芯片内部以串联的形式集成到了一起，对外仅引出一个4线的JTAG端口，而在AC608-7Z010型Xilinx ZYNQ核心板上，这个4线的JTAG信号也通过邮票孔引出，绘制底板时仅需将这些信号使用插座引出，即可通过插座连接标准的Xilinx JTAG下载器对芯片进行程序下载和调试。

4、RJ45接口

设计底板时，可以设计一个RJ45网口
AC608-7Z010型Xilinx ZYNQ核心板上已经集成了千兆以太网PHY芯片，用户需要使用网口时，只需要在底板上设计网络变压器+RJ45接口，或带网络变压器的RJ45接口，并将对应信号连接到核心板上，即可实现网络接口。
需要注意的是，千兆网络信号走线时需要严格遵循千兆网信号的相关绘制规则，确保地平面完整，信号走线严格按照差分对走线，且确保信号线等长。
另外，网络指示灯已经集成到了核心板上，且未将网络信号灯相关控制信号引出，所以无法将指示灯设置到底板上。

小梅哥的AC608-7Z010邮票孔Zynq核心板产品资料信息
      【烧录QSPI】Zynq邮票孔核心板如何烧写QSPI Flash
      【烧写SD卡】UBoot下使用网口TFTP方案烧录ZYNQ的SDMMC存储器
      【烧写SD卡】使用NFS启动Linux并烧录ZYNQ的SDMMC存储器方案
      【烧写SD卡】使用夹具外挂SD卡并配合裸机程序烧写SDMMC存储器方案

基于AC608-7Z010邮票孔Zynq核心板的相关产品
      【USB3.0评估板】AC608-7Z010核心板+CH569 USB3.0评估板资料

程序源码

AC608_7Z010_DEV_hdmi_colour_bar.rar (61.87 KB, 下载次数: 1701)

Verilog数字逻辑设计案例（不使用ARM CPU）
      【AC608-7Z010】ACM1030数据采集DDR3缓存USB发送实验
      【AC608-7Z010】ACM7606数据采集DDR3缓存USB发送实验
      【AC608-7Z010】ACM2108/108数据采集DDR3缓存USB发送实验
      【AC608-7Z010】OV5640图像采集DDR3存储HDMI显示设计

ARM 裸机编程开发和应用说明
      【AC608-7Z010】基于Lwip UDP的OV5640传图实验

技术支持说明
如果您在开发过程中有需要我们提供技术支持的，可以直接通过淘宝客服获取我们技术支持人员的联系方式

更多本公司其他产品资料，请参看【资料合集】小梅哥所有FPGA开发板/扩展模块资料
http://www.corecourse.cn/forum.php?mod=viewthread&tid=27978

		自动登录	找回密码
密码			立即注册