ACZ702做UDP回环，FPGA发送后上位机无法接收

marco

测试使用的是acz702_loopback_rgmii_Z020，按照配置说明手动绑定了MAC和IP,在FPGA中加入了ILA观察GMII信号，工程没有做其他改动，可以确定上位机发送的数据包正确进入FPGA了，已经对比过报文，现在上位机就是无法收到数据，wireshark抓不到包，网络连接状态也显示没有收到数据，请问大家有没有遇见这种情况的，接下来应该如何定位问题原因？