设为首页收藏本站
开启辅助访问

芯路恒电子技术论坛

 找回密码
 立即注册

微信扫码登录

手机号码，快捷登录

手机号码，快捷登录

热搜: 合集
芯路恒电子技术论坛»论坛首页 › Xilinx FPGA开发板 › ACZ7015开发板 › FIFO转DDR测试的问题
返回列表 发新帖
查看: 1659|回复: 1

FIFO转DDR测试的问题

[复制链接]
xlhwdz
  • TA的每日心情
    擦汗
    2025-4-21 17:48

    • 3

    主题

    1

    回帖

    22

    积分

    新手上路

    Rank: 2

    积分
    22
    发表于 2025-6-7 16:17:03 | 显示全部楼层 |阅读模式
    在测试基于 DDR3 的串口传图帧缓存系统设计实现（FIFO转AXI）中，在SDK侧查看输入的数据，发现一些字节写入了，一些字节没有写入，想问一下是什么情况？ image.png
    回复

    使用道具 举报

    tb一下

    该用户从未签到

    87

    主题

    43

    回帖

    1870

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    1870
    发表于 2025-6-9 16:57:18 | 显示全部楼层
    检查你AXI总线，可能是位宽之类方面的问题，比如你BD里PL进来的AXI总线，双击看它配置是否正确
    回复 支持 反对

    使用道具 举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

    GMT+8, 2026-1-11 17:16 , Processed in 0.219236 second(s), 38 queries .

    Powered by Discuz! X3.4

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表