芯路恒电子技术论坛

 找回密码
 立即注册

微信扫码登录

手机号码,快捷登录

手机号码,快捷登录

热搜: 合集
收藏本版 |订阅

Vivado仿真相关问题 今日: 0|主题: 11|排名: 50 

作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 【产品资料】【扩展模块】【ACM7606】【ACM7606C】型 8通道16位ADC模块资料 attach_img admin 2022-1-8 934946 zy45698 2025-6-20 11:38
全局置顶 隐藏置顶帖 【合集】小梅哥所有【FPGA开发板】【扩展模块】【开发软件】资料下载地址 attach_img digest admin 2019-6-21 1205713 Taolion 2023-6-26 10:46
  版块主题   
为什么打开老师的工程ch38_acz7015_fifo_axi4_adapter的fifo_axi4_adapter的实验做仿真时候一直没有数据呢,而且init_calib_complete一... 新人帖 attach_img pcsms_SymnZlq5 2025-9-19 2505 makabaka 2025-9-21 09:24
synth_design error ,小白求助 新人帖 attach_img qiuxue_0 2024-12-27 15370 故梦 2025-1-2 09:57
synth_design error 求教 attach_img qiuxue_0 2024-12-27 15089 tb一下 2024-12-30 11:23
[求助] 模块的输出无法正确传递给下个模块 新人帖 attach_img auguo 2024-1-16 15921 丁辉 2024-2-23 16:29
仿真FIFO时,wr_rst_busy信号出现未知态的原因 attach_img tb一下 2024-1-4 04351 tb一下 2024-1-4 09:41
ddr3控制器仿真问题 新人帖 attach_img cssfpga 2023-7-24 14306 妙可言 2023-11-23 11:20
FPGA综合出错 新人帖 attach_img 雷神速达 2023-8-18 03519 雷神速达 2023-8-18 09:57
关于以太网PHY的读写 about 2023-4-2 03922 about 2023-4-2 00:48
DDR3 MIG IP 初始化不拉高,init_calib_complete一直未变高解决方法 attach_img 挣钱买刀 2021-11-28 111893 admin 2021-11-28 22:39
VIVADO关联第三方仿真软件Modelsim方法 attach_img 商震 2021-9-18 09250 商震 2021-9-18 15:29
使用VIVADO对DDR3工程进行仿真,速度慢是否正常? attach_img 商震 2021-7-30 07116 商震 2021-7-30 17:37

快速发帖

还可输入 160 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

GMT+8, 2025-11-22 06:45 , Processed in 0.032298 second(s), 13 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

返回顶部 返回版块